Nos liseuses Vivlio rencontrent actuellement des problèmes de synchronisation. Nous faisons tout notre possible pour résoudre ce problème le plus rapidement possible. Toutes nos excuses pour la gêne occasionnée !
- Retrait gratuit dans votre magasin Club
- 7.000.000 titres dans notre catalogue
- Payer en toute sécurité
- Toujours un magasin près de chez vous
Nos liseuses Vivlio rencontrent actuellement des problèmes de synchronisation. Nous faisons tout notre possible pour résoudre ce problème le plus rapidement possible. Toutes nos excuses pour la gêne occasionnée !
- Retrait gratuit dans votre magasin Club
- 7.000.0000 titres dans notre catalogue
- Payer en toute sécurité
- Toujours un magasin près de chez vous
High-Level Estimation and Exploration of Reliability for Multi-Processor System-On-Chip
Zheng Wang, Anupam Chattopadhyay
153,95 €
+ 307 points
Format
Description
This book introduces a novel framework for accurately modeling the errors in nanoscale CMOS technology and developing a smooth tool flow at high-level design abstractions to estimate and mitigate the effects of errors. The book presents novel techniques for high-level fault simulation and reliability estimation as well as architecture-level and system-level fault tolerant designs. It also presents a survey of state-of-the-art problems and solutions, offering insights into reliability issues in digital design and their cross-layer countermeasures.
Spécifications
Parties prenantes
- Auteur(s) :
- Editeur:
Contenu
- Nombre de pages :
- 197
- Langue:
- Anglais
- Collection :
Caractéristiques
- EAN:
- 9789811093210
- Date de parution :
- 12-05-18
- Format:
- Livre broché
- Format numérique:
- Trade paperback (VS)
- Dimensions :
- 156 mm x 234 mm
- Poids :
- 312 g
