Nos liseuses Vivlio rencontrent actuellement des problèmes de synchronisation. Nous faisons tout notre possible pour résoudre ce problème le plus rapidement possible. Toutes nos excuses pour la gêne occasionnée !

Retrait gratuit dans votre magasin Club
7.000.000 titres dans notre catalogue
Payer en toute sécurité
Toujours un magasin près de chez vous

Retrait gratuit dans votre magasin Club
7.000.0000 titres dans notre catalogue
Payer en toute sécurité
Toujours un magasin près de chez vous

Magasins

Wishlist

Magasins

Wishlist

Chercher

Livres

Ebooks

Papeterie

Jeux

Cadeaux

Tous les produits

Dédicaces

Jobs

Articles

88,95 €

+ 177 points

Livraison sous 1 à 4 semaines

Passer une commande en un clic

Payer en toute sécurité

Livraison en Belgique: 3,99 €

Livraison en magasin gratuite

Description

Dieses Buch stellt eine umfassende Reihe von Techniken vor, die alle wichtigen Aspekte eines modernen Virtual Prototype (VP)-basierten Entwurfsablaufs verbessern. Die Autoren legen den Schwerpunkt auf automatisierte formale Verifikationsmethoden sowie auf fortgeschrittene, abdeckungsgeleitete Analyse- und Testtechniken, die auf SystemC-basierte VP und die zugehörige Software (SW) zugeschnitten sind. Die Abdeckung umfasst auch VP-Modellierungstechniken, die sowohl funktionale als auch nicht-funktionale Aspekte behandeln, und beschreibt zudem Korrespondenzanalysen zwischen der Hardware- und VP-Ebene, um die auf verschiedenen Abstraktionsebenen verfügbaren Informationen zu nutzen. Alle Ansätze werden ausführlich diskutiert und anhand mehrerer Experimente evaluiert, um ihre Effektivität bei der Verbesserung des VP-basierten Entwurfsablaufs zu demonstrieren. Darüber hinaus legt das Buch einen besonderen Schwerpunkt auf den modernen RISC-V ISA, mit mehreren Fallstudien, die sowohl Aspekte der Modellierung als auch der VP- und SW-Verifikation abdecken.